PAT-NO:

JP363076474A

DOCUMENT-IDENTIFIER: JP 63076474 A

TITLE:

INVERTER CIRCUIT FOR THIN FILM TRANSISTOR

PUBN-DATE:

April 6, 1988

INVENTOR-INFORMATION:

NAME

TAKAHATA, MASARU

ASSIGNEE-INFORMATION:

NAME

COUNTRY

HITACHI LTD

N/A

APPL-NO:

JP61219445

APPL-DATE: September 19, 1986

INT-CL (IPC): H01L027/12, H01L029/78, H01L027/08

US-CL-CURRENT: 257/71, 257/E27.111

ABSTRACT:

PURPOSE: To make possible the simplification of a process and the speedup of

a circuit by a method wherein a MOST formed by depositing directly a

the intrinsic semiconductor layer of source and drain parts is made to drive

P-channel.

CONSTITUTION: A MOST formed by depositing directly a metal on the intrinsic

semiconductor layer of source and drain parts is so contrived as to be made to

perform a <u>P-channel</u> drive. For example, a poly Si film 2 is deposited on a glass substrate 1 and split insularly. Then, such an insulating film 3 as an oxide film and a poly Si film 4 which is used as a gate electrode are deposited, the poly Si film 4 and the insulating film 3 other than those located at a gate part, which is part to be made to perform an <u>N-channel</u> drive,

are removed and P is ion-implanted to form an <u>N-type</u> semiconductor layer 5.

Then poly Si film 4 and the oxide film 3 other than those located at a gate part, which is a part to be made to perform a <u>P-channel</u> drive, are removed, such an insulating film 3 as an oxide film is deposited, contact holes for the

gate, source and drain part of respective transistors are opened and Al is deposited thereon to perform a patterning.

COPYRIGHT: (C)1988,JPO&Japio

19日本国特許庁(JP)

①特許出顧公開

⑫ 公 開 特 許 公 報 (A)

昭63-76474

MInt Cl.4 27/12 H 01 L

驗別記号

庁内黎理番号

❷公開 昭和63年(1988)4月6日

29/78 27/08 // H 01 L

3 1 1 3 2 1

7514-5F -8422-5F 7735-5F

審査請求 未請求 発明の数 1 (全 3頁)

薄膜トランジスタのインバータ回路 **公発明の名称**

> 创特 昭61-219445 頭

29出 類 昭61(1986)9月19日

仍発 明 者 高 茨城県日立市久慈町4026番地 株式会社日立製作所日立研

究所内

株式会社日立製作所 の出願

東京都千代田区神田駿河台4丁目6番地

外2名 20代 理 人 弁理士 小川 勝男

1、登明の名称

辞談トランジスタのインパータ 国路

- 2. 特許請求の範囲
 - 1. 雑説トランジスタ素子において、ソース、ド レイン部の真性半導体層の上に直接、金属を堆 程させ製作したMOSTをPチヤネル駆動させ る事を特徴とする意赅トランジスタのインバー 夕四路。
 - 2. 超水範囲第1項において、存換は多納品シリ コンである事を特徴とする芽膜トランジスタの インパータ目路。
 - 3. 請求範囲第1項において、金属はAgである ことを特徴とする辞順トランジスタ楽子。
- 3. 発明の詳細な説明

〔産業上の利用分野〕

本発明は存蔵トランジスタに係り、特にシフト レジスタ等の四路の高速化に好速な辞牒トランジ スタのインパータ四路に関する。

〔従来の技術〕

雄鰈トランジスタ (TFT) を用いて、アクテ イブマトリクス方式の周辺厨路を製作する場合、 インパータ目路の性能が周辺目路の性能を大きく 左右する。例えばガラス基板上でインバータ回路 を製作する場合は、プロセスの容易性などから、 B/B構成のインパータ回路がよく用いられる。 ところが、この回路は祭積回路工学(2),コロ ナ社、PP120-125において各かれているよ うに、1) オフレベルが電波電圧よりかなり低い、 2) ターンオフ時間が長い、などの欠点がある。 このE/R構成のインパータ回路を用いてシフト レジスタを構成したのが第2回である。第2回の シフトレジスタは2相ダイナミツク形シフトレジ スタと呼ばれるものであるが、例えば多結晶シリ コンは単結品シリコンと比較するとキヤリアの移 動皮は2ケタ科皮小さい。それで且つ多結品シリ コン(或は、非晶質シリコン)を用いたE/E様 成のシフトレジスタを形成すると、シフトレジス タの高速化は極めて困難といえる。

[発明が解決しようとする問題点]

単結晶シリコンでは E / E 様成の 欠点を克限する A に 集 程 回路 工学 (2) ・コロナ 社 ・ PP 1 2 0 ー 1 2 5 で に と から で は で い お で に と が お 変 さ れ た 。 特 に 節 3 図 に 示 す で は の S 様 成 の に 示 す で は の S 様 成 は で か が 成 は 任 を 大 紙 回路 の る と を は の の な が の を な が の と は が る か ら な は の と な が と な か ら な は は の と な か ら な は は の と な か ら な は は の と な な か ら な は は な な か ら な が は な な か ら な が は な な か ら な が な か ら な べ く 避 け な け な け な ら な い ・ く で な か ら な な く な か ら な が く か か ら な か ら な が く か か ら な か ら

(問題点を解決するための手段)・

上記目的はPのイオン打込みを用いた従来のn チャネルMOSとソース,ドレイン部の実性半導 体層に直接金属を装着させた疑以pチャネル MOSでCMOS構成にすることにより、達成さ

金属、例えばA&を蒸着して製作した。これAaは良く知られているように電子に対してはショットキーコンタクトになる(A&/n゚界面)がホールに対してはオーミツクコンタクトになる(A&/n゚界面)ので、無理にB(ボロン)を打込まなくても良い、と考えた結果からである。結局、これら2つのトランジスタを第5回のようなCMOS構成にするこ事により、イオン打込みを一度しか使わないCMOS回路が実現する。(実施例)

以下、本発明の一次施例を第8回により説明する」

- a) ガラス又は、石英基板等の絶縁基板1上に CVD法などの公知の技術により多結品シリコン・非品質シリコン・Cd、Se等の半導体膜 2 を地積する。次に、ホトエッチング等の公知 の技術により、半導体膜2 を島状に分割する。

れる。 (作用)

一般に非品質シリコンを用いた存譲トランジスタは非品質シリコンのキヤリアの移動皮が低い為、 大電流は流せないが逆にリーク電流は小さい。又、 多緒品シリコンを用いた存践トランジスタは多結

多結品シリコンを用いた辞談トランジスタは多結品シリコンののキャリアの移動度は非品質のそれよりは2ケタ程度大きいので、ある程度の電流は 流せるが、逆に接合が不充分な為、リーク電流は 大きい。ここで、多結品シリコン辞膜トランジス

タの典型的なJo-Va 特性を節4関に示す。

Va = 0 Vを現にして、Vo が正の電圧でも食の電圧でも電流が流れている。この事は多結品シリコン稼敗トランジスタが両チヤンネル伝導を持つている事を示している。ことろで、多結品シリコンのnチヤンネルMOST (Nets1-Oxide-Sesi-conductor-Transifor) は適常のシリコンプロセスで使われているPのイオン打込みを用いて製作したが、多結品シリコンのPチャンネルMOST はソース、ドレイン部の実性半導体層の上に直接、

術により、n チャンネル駆動を行なわせる部分のゲート部以外の多結品シリコン4, 半導体総 歓既3を除去し、P (病)をイオン打込みして n 型半導体層を形成する。

- c) ホトエツチング等の技術により、p チャネル 駆動を行なわせる部分のゲート部以外の多結品 シリコン4. 半導体絶縁闘3を除去する。
- d) C V D 被などにより、酸化膜等の半導体絶縁 膜3を増積し、ホトエツチング等の技術により それぞれのトランジスタのゲート、ソース、ド レイン部のコンタクトホールを明け、Ag(ア ルミニウム)をその上に孤着させて、ホトエツ チング等の技術によりAgをパターンニングする。

〔発明の効果〕

本発明によれば、B (ポロン) 打込みを使わず 餐似COSN線成のインパータが製作できるため、

- (1)プロセスの簡略化、(2)国路の高速化、 ・ 等の効果がある。
- 4. 図面の簡単な説明

第1回はPolyーSiTPTを用いたE/E 構成のインバータ回路図、第2回は従来より用い られている2相ダイナミック形シフトレジスタ回 路図、第3回は従来より用いられているCMOS 構成のインバータ回路図、第4回はPolyー SiTPTの典型的なID - Va 特性図、第5回 は本発明の疑似CMOS構成のインバータ回路図、 第8回は本発明の一実施例のプロセス工程図である。

1 … ガラス基板、2 … P o l y - S i (i 属)、3 … シリコン酸化膜、4 … ゲート電板 (P o l y - S i 層)、5 … n 形 P o l y - S i 層 (n+層)、6 … ソース電板 (A &)。

代班人 弁理士 小川勝男









